


# บทที่ 3

## การทำงานของคอมพิวเตอร์

---

(An Introduction to a Simple Computer)


# โครงสร้างของระบบคอมพิวเตอร์



## ซีพียู Central Processing Unit



- CPU จะทำหน้าที่ในการอ่านคำสั่งจากหน่วยความจำหลัก (Fetch) แปลคำสั่ง (Decode) และประมวลผลคำสั่ง (Execute)
- ภายใน CPU ประกอบด้วย 3 ส่วน คือ
  - หน่วยควบคุม (Control Unit) ทำหน้าที่ส่งสัญญาณควบคุมการทำงานของส่วนอื่น
  - หน่วยคำนวณและตรรกะ (Arithmetic-logic unit: ALU) ทำหน้าที่ประมวลผลโดยการคำนวณ และเปรียบเทียบข้อมูล
  - รีจิสเตอร์ (Register) ทำหน้าที่จัดเก็บข้อมูลที่ CPU ใช้ในการประมวลผล
- ALU และ Register จะเชื่อมต่อกับหน่วยความจำหลักผ่านทางบัสข้อมูล (Data Bus)

# វីដេអូ Central Processing Unit




# ระบบบัส (Bus System)

- CPU จะใช้ข้อมูลร่วมกันกับส่วนประกอบอื่น ๆ ผ่านทางบัสข้อมูล
- บัส คือ ชุดของสายส่งสัญญาณที่ใช้สำหรับส่งสัญญาณบิตข้อมูล มี 2 รูปแบบ คือ
  - บัสที่ส่งสัญญาณแบบจุดต่อจุด (point-to-point bus)
  - บัสที่ส่งสัญญาณแบบหลายจุด (multipoint bus)



Shared among  
multiple devices


## ระบบบัส (Bus System)




- ระบบบัส ประกอบด้วย
  1. บัสข้อมูล (Data Bus) ทำหน้าที่รับ-ส่งสัญญาณบิตข้อมูลจากอุปกรณ์หนึ่งไปยังอุปกรณ์หนึ่ง
  2. บัสควบคุม (Control Bus) ทำหน้าที่ในการควบคุมทิศทางการส่งข้อมูล และควบคุมการเข้าถึงบัสของแต่ละอุปกรณ์
  3. บัสแอดเดรส (Address Bus) ทำหน้าที่ระบุตำแหน่งข้อมูลทั้งต้นทางและปลายทางของแหล่งข้อมูล

## ระบบบัส (Bus System)

- บัสที่ส่งสัญญาณแบบหลายจุด จะเชื่อมต่อกับอุปกรณ์ต่าง ๆ เพื่อการใช้ทรัพยากรร่วมกัน ในการเข้าถึงบัสประเภทนี้จะต้องมีรูปแบบในการจัดการ (Protocol) โดยจะกำหนดไว้ในฮาร์ดแวร์ของระบบ



# โครงสร้างภายใน CPU และการทำงานของ BUS





## สัญญาณนาฬิกา (Clock)

- คอมพิวเตอร์ทุกเครื่องจะมีสัญญาณนาฬิกาสำหรับควบคุมจังหวะในการทำงานของอุปกรณ์ต่าง ๆ (สามารถมีได้หลายชุด)
- สัญญาณนาฬิกาแต่ละรอบจะใช้สำหรับโอนย้ายข้อมูล หรือประมวลผลข้อมูล
- ความถี่ของสัญญาณนาฬิกาจะวัดเป็นเมกะเฮิรต์ (megahertz) หรือกิกะเฮิรต์ (gigahertz) ขึ้นอยู่กับความเร็วในการทำงาน
- รอบเวลาของสัญญาณนาฬิกาคือความถี่ของสัญญาณนาฬิกา

## อินพุต/เอาต์พุต (Input/Output: I/O)

- คอมพิวเตอร์สื่อสารกับโลกภายนอกผ่านทางระบบอินพุต/เอาต์พุต
- อุปกรณ์อินพุต/เอาต์พุต (I/O devices) จะเชื่อมต่อกับ CPU ผ่านพอร์ตเชื่อมต่อที่หลากหลาย
- อุปกรณ์ I/O ในมุมมองของ CPU จะทำงานเหมือนกับหน่วยความจำหลัก
- I/O สามารถใช้คำสั่งควบคุมการทำงานได้ ซึ่ง CPU จะมีชุดคำสั่งเฉพาะสำหรับ I/O

## หน่วยความจำหลัก (Primary Memory or Main Memory)

- หน่วยความจำหลักของคอมพิวเตอร์ ประกอบด้วยชุดวงจรแบบเส้นตรงของเซลล์ข้อมูลที่สามารถเข้าถึงได้ซึ่งจะคล้ายกันกับรีจิสเตอร์
- หน่วยความจำหลักสามารถอ้างแอดเดรสแบบไบต์ หรือเวิร์ดได้ ซึ่งเวิร์ดโดยทั่วไปจะมีมากกว่า 1 ไบต์
- หน่วยความจำหลัก 1 แถว จะประกอบด้วยชิป (Chip) ของหน่วยความจำหลายชิป ซึ่งจะทำให้การเข้าถึงข้อมูลมีประสิทธิภาพ เพราะแต่ละชิปสามารถทำงานไปพร้อมกันได้

## หน่วยความจำหลัก (Primary Memory or Main Memory)

Module 1	Module 2	Module 3	Module 4	Module 5	Module 6	Module 7	Module 8
0	1	2	3	4	5	6	7
8	9	10	11	12	13	14	15
16	17	18	19	20	21	22	23
24	25	26	27	28	29	30	31

**Low-Order Interleaving**

Module 1	Module 2	Module 3	Module 4	Module 5	Module 6	Module 7	Module 8
0	4	8	12	16	20	24	28
1	5	9	13	17	21	25	29
2	6	10	14	18	22	26	30
3	7	11	15	19	23	27	31

**High-Order Interleaving**

## การอินเทอร์รัพท์ (Interrupt)

- การทำงานตามปกติของโปรแกรมจะถูกเปลี่ยนแปลงเมื่อเกิดเหตุการณ์ที่มีลำดับความสำคัญสูงขึ้น CPU จะแจ้งเตือนเหตุการณ์ดังกล่าวผ่านทาง interrupt หรือการขัดจังหวะ
- การขัดจังหวะสามารถเกิดขึ้นเมื่อ I/O มีการร้องขอมายัง CPU หรือมีข้อผิดพลาดด้านการคำนวณทางคณิตศาสตร์ (เช่นการหารด้วยศูนย์) หรือเมื่อพบคำสั่งที่ไม่ถูกต้อง
- แต่ละ interrupt จะเกี่ยวข้องกับกระบวนการที่เรียกใช้โปรแกรมในการจัดการกับ interrupt นั้น ๆ ของ CPU

# สถาปัตยกรรมชุดคำสั่งของคอมพิวเตอร์


## Instruction Set Architecture (ISA)

- การกำหนดรูปแบบของคำสั่ง และการดำเนินการที่เครื่องสามารถทำได้
- ISA จะเชื่อมโยงระหว่างฮาร์ดแวร์และซอฟต์แวร์ของคอมพิวเตอร์
- สถาปัตยกรรมชุดคำสั่งของคอมพิวเตอร์บางรุ่นอาจมีมากกว่า 100 คำสั่ง สำหรับการประมวลผลข้อมูล และควบคุมการทำงานของโปรแกรม



## การเก็บคำสั่งของคอมพิวเตอร์

- การเก็บคำสั่ง **LOAD(0001)** ข้อมูลในแอดเดรสที่ 3(**00000000011**) ในรีจิสเตอร์คำสั่ง







# การประมวลผลคำสั่ง

- รอบการทำงานของคำสั่งจะมี 3 ส่วน คือ
  1. Fetch คืออ่านคำสั่งไปจากหน่วยความจำเข้ามาใน CPU โดยเก็บลงในรีจิสเตอร์คำสั่ง (Instruction Register: IR)
  2. Decode คือการแปลความหมายของคำสั่งที่เก็บอยู่ในรีจิสเตอร์คำสั่ง ถ้าคำสั่งมีการอ้างอิงแอดเดรสในหน่วยความจำ จะอ่านข้อมูลมาเก็บไว้ในบัฟเฟอร์รีจิสเตอร์
  3. Execute คือการทำงานตามคำสั่ง (operation) ที่กำหนด

# การประมวลผลคำสั่ง



# การประมวลผลคำสั่ง



Then begin again by Fetching the instruction in 3024....

## การประมวลผลโปรแกรม

- การประมวลผลโปรแกรมที่ถูกเก็บไว้ในหน่วยความจำที่แอดเดรส  $101_{16}$ - $106_{16}$

Address	Instruction	Binary Contents of Memory Address	Hex Contents of Memory
100	Load 104	0001000100000100	1104
101	Add 105	0011000100000101	3105
102	Store 106	0100000100000110	4106
103	Halt	0111000000000000	7000
104	0023	0000000000100011	0023
105	FFE9	1111111111101001	FFE9
106	0000	0000000000000000	0000

# การประมวลผลโปรแกรม

- **LOAD 104**

Step	RTN	PC	IR	MAR	MBR	AC
Initial values		100	-----	-----	-----	-----
Fetch	MAR<----- PC	100	-----	100	-----	-----
	IR<----- M[MAR]	100	1104	100	-----	-----
	PC<----- PC + 1	101	1104	100	-----	-----
Decode	MAR<----- IR[11-0]	101	1104	104	-----	-----
	Decode IR[15-12]	101	1104	104	-----	-----
Get operand	MBR<----- M[MAR]	101	1104	104	0023	-----
Execute	AC<----- MBR	101	1104	104	0023	0023

# การประมวลผลโปรแกรม

- **ADD 105**

Step	RTN	PC	IR	MAR	MBR	AC
Initial values		101	1104	104	0023	0023
Fetch	MAR<----- PC	101	1104	101	0023	0023
	IR<----- M[MAR]	101	3105	101	0023	0023
	PC<----- PC + 1	102	3105	101	0023	0023
Decode	MAR<----- IR[11-0]	102	3105	105	0023	0023
	Decode IR[15-12]	102	3105	105	0023	0023
Get operand	MBR<----- M[MAR]	102	3105	105	FFE9	0023
Execute	AC<----- AC + MBR	102	3105	105	FFE9	000C

## สถาปัตยกรรม CPU

- การพัฒนา CPU ตั้งแต่อดีต-ปัจจุบัน มี 2 แบบ คือ
- CISC (Complex Instruction Set Computer) เป็นสถาปัตยกรรม CPU ที่เน้นบรรจุ  
วงจรรหัสคำสั่งมากกว่า 100 คำสั่ง ได้แก่ CPU ตระกูล Intel, AMD และ Cyrix เป็นต้น
- RISC (Reduced Instruction Set Computer) เป็นสถาปัตยกรรม CPU ที่ลดวงจรรหัสคำสั่ง  
ลงเพื่อให้สามารถบรรจุวงจรรหัส Cache และวงจรรหัสอื่น ๆ เพื่อเพิ่มความเร็วในการ  
ประมวลผล ได้แก่ MIPS, SUN SPARC และ IBM PowerPC, DEC Alpha เป็นต้น

## สถาปัตยกรรม CPU





ชนิดของ CPU	ข้อดี	ข้อเสีย
<b>CISC</b>	<ol style="list-style-type: none"><li>1. เครื่องคอมพิวเตอร์ส่วนมากใช้รูปแบบนี้</li><li>2. มีโปรแกรมสนับสนุนมากมาย เนื่องจากผู้ผลิตรายใหญ่ในตลาด CPU คือ Intel และ Software คือ Microsoft</li></ol>	<ol style="list-style-type: none"><li>1. กระบวนการผลิตซับซ้อนทำให้เกิดข้อผิดพลาดได้ง่ายกว่า</li><li>2. โปรแกรมประเภทกราฟฟิกเมื่อรันบน CPU แบบ CISC จะช้ากว่า RISC</li></ol>
<b>RISC</b>	<ol style="list-style-type: none"><li>1. การออกแบบ CPU ทำได้ง่ายกว่าและใช้กำลังไฟน้อยกว่า</li><li>2. โปรแกรมทางกราฟฟิกทำงานได้รวดเร็วกว่า</li></ol>	<ol style="list-style-type: none"><li>1. ผู้พัฒนาโปรแกรมส่วนใหญ่ทำให้กับ CISC มากกว่า เนื่องจากการตลาด</li><li>2. ตลาด CPU ส่วนใหญ่เป็นของ Intel</li></ol>



## สถาปัตยกรรมการประมวลผลแบบขนานของโปรเซสเซอร์

- SISD (Single Instruction Single Data stream) คือ โปรเซสเซอร์ ที่ใช้การประมวลผลด้วยชุดข้อมูลเพียงชุดเดียว และทำงานด้วยคำสั่งเดียว ภายใน 1 สัญญาณนาฬิกา
- MISD (Multiple Instruction Single Data stream) คือ โปรเซสเซอร์ที่ใช้การประมวลผลด้วยชุดข้อมูลเพียงชุดเดียว แต่ทำงานได้หลายคำสั่ง ภายใน 1 สัญญาณนาฬิกา มักจะไม่ค่อยมีใครพัฒนาโปรเซสเซอร์แบบนี้
- SIMD (Single Instruction Multiple Data stream) คือ โปรเซสเซอร์ที่ใช้การประมวลผลด้วยชุดข้อมูลหลายชุด แต่ทำงานด้วยคำสั่งเดียว ภายใน 1 สัญญาณนาฬิกา และได้ผลลัพธ์หลายชุด ใช้ในโปรเซสเซอร์แบบ Pentium MMX
- MIMD (Multiple Instruction Multiple Data stream) คือ โปรเซสเซอร์ที่ใช้การประมวลผลด้วยชุดข้อมูลหลายชุด และทำงานได้หลายคำสั่ง ภายใน 1 สัญญาณนาฬิกา

# สถาปัตยกรรมการประมวลผลแบบขนานของโปรเซสเซอร์



## สถาปัตยกรรมของระบบ ไมโครโปรเซสเซอร์ตระกูล 80x86

รุ่น CPU	คุณสมบัติ
4004	4 บิต
8080	8 บิต
8086	16 บิต อ่างหน่วยความจำได้ 1 MB
8088	ภายใน 16 บิต แต่ติดต่อภายนอก 8 บิต เพื่อแข่งกับ Z80
80186	ไมโครโปรเซสเซอร์สำหรับระบบควบคุมอุปกรณ์รอบข้าง
80286	16 บิต อ่างหน่วยความจำได้ 16 MB เริ่มมีความสามารถในการจัดการหน่วยความจำเสมือน(Virtual Memory)
80386	32 บิต อ่างหน่วยความจำได้ 4 GB ชุดคำสั่งและ โครงสร้างทางซอฟต์แวร์ยังคงเป็นมาตรฐานอยู่ในปัจจุบัน
80386SX	ภายในเป็น 32 บิต แต่บัสเป็น 16 บิต
80486	เพิ่มหน่วยประมวลผลทางคณิตศาสตร์

## สถาปัตยกรรมของระบบ ไมโครโปรเซสเซอร์ตระกูล 80x86

รุ่น CPU	คุณสมบัติ
Pentium	สร้างในปี 1993 พัฒนาการประมวลผลให้เร็วยิ่งขึ้น มีการใช้สถาปัตยกรรม Super Scalar ทำให้ประมวลผลได้มากกว่า 1 คำสั่งต่อ Clock Cycle ต่อมา มีการผนวกคำสั่งด้าน Multimedia: MMX เรียกรุ่นนี้ว่า Pentium MMX
Pentium Pro	เป็น CPU ที่มีการนำเอาโครงสร้างแบบ CISC และ RISC มารวมกัน เหมาะกับงานที่ต้องการประสิทธิภาพสูง เช่น SERVER
Pentium II	เปลี่ยนจากรูปแบบของ Socket มาเป็น Slot1
Celeron	โครงสร้างภายในคล้าย Pentium II แต่หน่วยความจำแคชน้อยกว่า ราคาถูกกว่า
Pentium II Xeon	ออกแบบมาเพื่อใช้งานสำหรับ Server มีหน่วยความจำแคช 2 MB มีรูปแบบการเชื่อมต่อแบบ Slot 2
Pentium III	ใช้เทคโนโลยี 0.18 ไมครอนสนับสนุนบัสที่ 133 MHz

## สถาปัตยกรรมของระบบ ไมโครโปรเซสเซอร์ตระกูล 80x86

รุ่น CPU	คุณสมบัติ
Pentium III Xeon	คล้าย Pentium II Xeon แต่มีชุดคำสั่งเพิ่มขึ้นถึง 70 คำสั่ง
Pentium IV	ใช้เทคโนโลยีใหม่ที่เรียกว่า Hyper Threading หรือ HT โดยการจำลองรูปแบบการทำงานของโปรเซสเซอร์หนึ่งตัวให้มีการทำงานแบบ Multi Processors
Dual-Core	64 bit มี 2 Core (ภายในมี P4 สองตัว) มี Cache 1 MB ทำให้มีความเร็วมากขึ้น แต่ความร้อนสูง ตัดระบบ Hyper Threading แต่เพิ่มระบบ Turbo Boost แทน
Core II / Core DUO	ออกแบบใหม่ทั้งหมด ความร้อนลดลง มี 2 Core มี Cache 2 MB ไม่มีระบบ Hyper Threading แต่มีระบบ Turbo Boost
Core i3/i5/i7	เป็น CPU 2, 4 และ 8 Core ตามลำดับ i3 และ i7 มีระบบ Hyper Threading ทำให้ i3 แบ่งการทำงานได้ 4 เธรด และ i7 แบ่งการทำงานได้ 8 เธรด i5 และ i7 มีระบบ Turbo Boost

## สถาปัตยกรรมของ 8086

- 8086 มีแอดเดรสบัสขนาด 20 บิต
- 8086 มีรีจิสเตอร์ขนาด 16 บิต
- อังแอดเดรสแบบ เซกเมนต์ : ออฟเซต โดยแบ่งหน่วยความจำทั้งหมดออกเป็น ส่วนย่อย ๆ ที่เริ่มต้นแตกต่างกัน [segment] แล้วระบุระยะจากจุดเริ่มต้นนั้น [offset]

# การอ้างหน่วยความจำ

แอดเดรสขนาด 20 บิต เช่น 20105h  $\xrightarrow{2010:0005}$ 

2	0	1	0	5
---	---	---	---	---

รีจิสเตอร์ 1 ตัวขนาด 16 บิต : segment  $\xrightarrow{\quad}$ 

2	0	1	0
---	---	---	---

รีจิสเตอร์ 1 ตัวขนาด 16 บิต : offset  $\xrightarrow{\quad}$ 

0	0	0	5
---	---	---	---

2	0	0	0	
	0	1	0	5

2000:0105

2	0	0	1	
	0	0	F	5


2001:00F5

1	F	F	F	
	0	1	1	5

1FFF:0115

## ส่วนประกอบภายในไมโครโปรเซสเซอร์ 8086

- เซกเมนต์รีจิสเตอร์
- CS : Code segment ซึ่งไปยังหน่วยความจำที่เก็บโปรแกรม
- DS : Data segment ซึ่งไปยังหน่วยความจำที่เก็บข้อมูล
- ES : Extra segment ซึ่งไปยังหน่วยความจำที่เก็บข้อมูลอื่น ๆ
- SS : Stack segment ซึ่งไปยังหน่วยความจำที่เป็น stack





# ส่วนประกอบภายในไมโครโปรเซสเซอร์ 8086

- รีจิสเตอร์

- รีจิสเตอร์สำหรับการชี้ (Pointer Registers) มีขนาด 16 บิต
- แฟล็ก (Flags) สถานะของผลลัพธ์จากการคำนวณ
- รีจิสเตอร์อื่น ๆ ที่ผู้ใช้ไม่สามารถใช้ได้โดยตรง
  - IP (Instruction Pointer) : เก็บตำแหน่งของคำสั่งถัดไป
  - IR (Instruction Register) : เก็บคำสั่งปัจจุบัน

# ส่วนประกอบภายในไมโครโปรเซสเซอร์ 8086

## รีจิสเตอร์อเนกประสงค์

AX	AH	AL	Accumulator
BX	BH	BL	Base
CX	CH	CL	Counter
DX	DH	DL	Data

## รีจิสเตอร์ตัวชี้

SP		Stack Pointer
BP		Base Pointer
SI		Source Index
DI		Destination Index

## รีจิสเตอร์เซกเมนต์


CS		Code Segment
DS		Data Segment
SS		Stack Segment
ES		Extra Segment

## รีจิสเตอร์สถานะ

IP		Instruction Pointer
Flag		Flag

# ส่วนประกอบภายในไมโครโปรเซสเซอร์ 8086

- แฟล็กกรีจิสเตอร์ ใช้เพื่อแสดงสถานะของผลลัพธ์จากการคำนวณ



# แฟล็กรีจิสเตอร์

- แฟล็กทด (Carry flag) จะมีค่า 1 หากมีการทดบิตหรือขอยืมค่า
- แฟล็กพาริตี (Parity flag) จะมีค่า 1 ถ้าผลลัพธ์ที่ได้จากคำสั่งคำนวณมีจำนวนบิตที่เท่ากับ 1 เป็นเลขคู่
- แฟล็กช่วย (Auxiliary flag) จะมีค่า 1 หาก 4 บิตขวามือของผลลัพธ์มีการทดหรือขอยืมค่า
- แฟล็กศูนย์ (Zero flag) จะมีค่า 1 หากผลลัพธ์การคำนวณมีค่าเท่ากับศูนย์
- แฟล็กเครื่องหมาย (Sign flag) จะมีค่า 1 หากผลลัพธ์การคำนวณเป็นเลขลบ
- แฟล็กกักตัก (Trap flag) หากมีค่าเป็น 1 จะบังคับให้ไมโครโปรเซสเซอร์ปฏิบัติงานใน ภาวะคำสั่งขั้นเดียว (single step) ซึ่งใช้ในการดีบั๊กโปรแกรม
- แฟล็กอินเตอร์รัพต์ (Interrupt Enable flag) หากมีค่าเป็น 1 จะทำให้ซีพียูรับการอินเตอร์รัพต์แบบมาส์ก
- แฟล็กทิศทาง (Direction flag) หากมีค่าเป็น 1 จะบังคับให้คำสั่งถ่ายโอนข้อมูลเป็นกลุ่มทำงานจาก แอดเดรสค่าน้อยไปหาค่ามาก หากมีค่าเป็น 0 จะบังคับมีการถ่ายโอนจากแอดเดรสค่ามากไปหาค่าน้อย
- แฟล็กค่าล้นหลัก (Overflow flag) ใช้สำหรับเลขแบบคิดเครื่องหมาย หากมีค่าเป็น 1 หมายถึงผลลัพธ์ของการคำนวณเป็นเลขที่มีค่ามากหรือน้อยกว่าขอบเขตที่กำหนด